冯诺伊曼计算机的设计思想：

(1)计算机应包括五个基本部件，即算术装置、存储器、控制器、输入输出装置。

计算机应该使用二进制来表示指令和数据。每条指令通常有一个操作码和一个地址码。操作数代码表示操作属性，地址代码表示操作数在内存中的地址。

将编好的程序输入内部存储器，然后启动计算机工作，计算机不需要操作员干预，能自动取出指令并逐一执行指令。

冯诺依曼体系结构，又称冯诺依曼模型或普林斯顿体系结构，是一种程序指令存储器和数据存储器结合在一起的计算机设计概念结构。基于冯诺伊曼体系结构的计算机被称为冯。诺伊曼计算机，又称存储程序计算机。

现代计算机是以冯诺伊曼提出的存储程序概念为基础的，这也是冯诺伊曼型计算机的主要设计思想。在这个存储程序的概念中，程序和数据被存储在称为内存的独立存储单元中，并被同等对待。这个新颖的想法意味着用这种架构构建的计算机将更容易重新编程。

也被称为IAS计算机，它有三个基本单元：

中央处理器(CPU)

主存储单元

输入/输出设备

详情如下：

控制单元——

控制单元(CU)处理所有处理器控制信号。它指导所有输入和输出流，接受指令代码，并控制数据如何在系统中移动。

算术逻辑单元(ALU)——

算术逻辑单元是CPU的一部分，它处理CPU可能需要的所有计算，例如加法、减法和比较。它执行逻辑、置换和算术运算。

主存单元(寄存器)——

累加器：存储ALU的计算结果。

程序计数器(PC):跟踪要处理的下一条指令的内存位置。然后，PC机将下一个地址传递给内存地址寄存器(MAR)。

内存地址寄存器(MAR):它存储需要从内存中删除或存储到内存中的指令的内存位置。

内存数据寄存器(MDR):它存储从内存获取的指令或要传输到内存并存储在内存中的任何数据。

当前指令寄存器(CIR):在等待编码和执行时存储最近获取的指令。

指令缓冲寄存器(IBR):不立即执行的指令存储在指令缓冲寄存器IBR中。

输入/输出设备——在CPU输入指令的控制下，将程序或数据从输入设备或辅助存储器读入主存储器。输出设备用于从计算机输出信息。如果某些结果由计算机计算并存储在计算机中，我们可以借助输出设备将它们呈现给用户。

总线——数据从计算机的一部分传输到另一部分，所有主要的内部组件都通过总线连接到CPU和内存。类型：

数据总线：它在内存单元、I/O设备和处理器之间传输数据。

地址总线：在存储器和处理器之间传输数据(但不是实际数据)的地址。

控制总线：它承载来自CPU的控制命令(以及来自其他设备的状态信号)，以控制和协调计算机内的所有活动。

无论我们做什么来提高性能，我们都无法摆脱这样一个事实：我们一次只能执行一条指令，而且只能按顺序执行。这两个因素都会影响CPU的性能。这通常被称为“冯诺伊曼瓶颈”。我们可以为冯诺伊曼处理器提供更多的缓存、更多的RAM或更快的组件，但如果我们想要在CPU性能上获得原始收益，我们需要对CPU配置进行有影响力的审查。

这种架构对我们的个人电脑甚至超级计算机都非常重要。