1. 时钟电路的组成

在主板上，各种设备需要以统一的节奏一起工作，如果主板上的时钟不同步，就会造成

各种故障，轻则死机、不稳定，重则系统不能正常运行。

时钟电路以晶体振荡器(14.318MHZ)和时钟芯片(又称分频处理器)为核心。主板通电后，通电

然后通过电路将源转换为时钟芯片供电，时钟芯片然后将14.318MHZ参考时钟分成

不同的周期，然后提高或降低每个不同周期的频率信号，产生不同频率的时钟信号。

通过时钟芯片的外围电路，直接发送并添加到后台的各种电路中，用于时钟。

2. 时钟电路的工作原理

当Vddp 3.3V和Vddl2.5V的电压通过二极管和电感进入分压器后，分压器开始工作并与晶体一起振荡。在晶体的两端可以看到波形。水晶两脚之间的电阻在450到700欧姆之间。它的每脚上都有大约1V的电压，由分频器提供。晶体两支产生的频率之和为14.318M。

没有总频率，就没有南/北桥、CPU、CACHE、I/O和内存上的频率。如果你有总频率，你不需要有频率。总频率必须正常，这意味着晶体和分频器基本正常，主要是因为晶体的振荡电路已经完全正常，否则就是异常。总频率产生后，分频器开始分频，分频器的频率送至南桥。

经过南桥处理后，送到PCI接口B8和ISA的B20引脚。这两个引脚称为系统测试引脚。这个测试引脚可以反映主板上的所有时钟是否正常。系统时钟的波形幅值必须大于1.5V，两个引脚的电阻值在450 ~ 700欧姆之间，由南桥提供。

3.分频引脚定义；

m83196s-14A

(分频引脚功能及电压值)

鑫晶振荡器输入约1.6V…

晶体振荡器输出约1.2V。

PCICLK1-4 PCI时钟约1.6V。

CPUCLK_FCPUCLK, CPU时钟P4主板0.5V，部分主板1.1V。

PCICLK5/PCI_STOP#当'1'时输出PCICLK5，当'0'时停止CPU时钟3.3V。

PCICLK6/CPU_STOP#当PCICLK6为“1”时输出，当PCI时钟为“0”时停止3.3V…

SDATA*串行数据(由南桥控制)3.3V。

SDCLK*串行时钟(由南桥控制)3.3V。

SEL100/66#时钟调节引脚(可以通过跳线调节时钟频率输出)'1'或'0'.

IOAPIC参考频率14.318MHZ 1.6.

REF2X/SEL48* 24MHZ和48MHZ输出(提供南桥和I/0时钟)1.6左右。

VddCore锁相环电源3.3V。

VddP PCICLK_F和PCICLK 1:6电源3.3V.

VddA IOAPIC电源2.5V…

VddC PCICLK_F和PCICLK 1:6电源2.5V.

Vdd4/VddR 48mhz USB时钟电源/14.318mhz ISA时钟电源3.3V。

VssC、VssR、Vss4、VssP为电源地线0V。

4. 时钟电路的维护

在主板上，RESET和CLK由南桥处理。若总频率正常，若RESET和CLK均无，则在南桥供电正常情况下，南桥断路。主板不工作，RESET不正常，先检查总频率。主板上的时钟线比AD线粗且弯曲。

如果启动数字卡上的OSC灯不亮，先检查水晶两脚的电压和波形；有一种电压波形，在总频线正常的情况下，分频器不良；无电压无波形，在分频器正常供电的情况下，分频器不良；如果有电压，没有波形，说明晶体不好。如果总频率正常，单个信号不正常，则大部分输出电阻损坏或击穿。